무어의 법칙 (Moore's Law) 그 후...

  • osstech
    (열린기술자)
  • osstech's Avatar 이 글의 작성자
  • Offline
  • Junior
  • Junior
더보기
06 Jan 2017 22:20 - 06 Jan 2017 22:23 #1636 작성자: osstech
osstech 님의 글: 무어의 법칙 (Moore's Law) 그 후...
무어의 법칙, Moore's Law이란?

반도체 집적회로의 성능은 18개월마다 2배로 상승한다.


인텔의 공동 설립자인 고든 무어가 1965년에 일렉트로닉스 매거진을 통해 내놓은 의견이다.

하지만 미국반도체산업협회는 '2015년 반도체 국제 로드맵'을 통해 2021년에는 무어의 법칙이 무어진다고 예측하고 있다. 집적 기술에 한계는 없으나 이제 생산 비용의 효율성이 떨어진다.

대안.

1. More Moore

무어의 법칙을 계속한다. 즉, 계속해서 고집적화, 고성능화를 이어간다.

2. More than Moore

집적 시스템 칩을 개발한다. 다음과 같은 방법을 통해 새롭게 고집적화를 도모한다.

  • SiP (System-in-Package) : 보드에 장착되어 있는 기능 장치를 디지털 집적 회로와 함께 패키징
  • SoC (System-on-Chip) : 실리콘 칩을 직접 통합

3. Beyond CMOS

일반 집적회로가 CMOS 트랜지스터를 스위칭 소자로 구성한다고 있는데, 전혀 새로운 동작원리의 소자를 이용하여 계산할 가능성을 찾는다.


현 시대의 예.

WLP (Wafer Level Package) 혹은 FiWLP(Fan-in Wafer Level Package)

  • BGP 타입의 WLP는 I/O 단자를 실리콘칩 내부에 배치하게 된다. (그래서 FiWLP라고도 부름)
  • 단점은 집적도가 높아질수록 I/O 단자가 증가하고 이로 인해 칩 면적이 줄어든다.
  • 칩 크기가 작아지면 볼 크기와 피치도 줄여야 하며 이로 인해 표준화된 볼 레이아웃을 사용할 수 없게 된다.

FoWLP (Fan-out Wafer Level Package)

  • WLP의 단점을 보완하기 위해 등장했다.
  • I/O가 칩 외부에 존재해 칩 면적이 좁아지더라도 표준 볼 레이아웃을 그대로 사용할 수 있다.
  • 패키지 공정이 간단하고 두꼐를 얇게 구현할 수 있어서 BGA보다 소형화/박형화가 가능하다.
  • 열 특성과 전기적 특성이 좋다.
  • 패키지 기판이 없이 몰딩 작업을 할 수 있어 원가 절감이 가능하다.

상용화 기술.

  • TSMC는 InFO라는 독자적인 팬아웃 기술을 이용하여 아이폰 7의 AP인 A10을 패키징했다.
  • 삼성전자와 삼성전기 또한 2017년 상반기에 FoPLP(Fan-out Panel Level Package) 기술을 상용화할 예정이다.
Time to create page: 0.048 seconds
Powered by Kunena Forum